# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- . COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11) Publication number:

08211960 A

Generated Document

#### PATENT ABSTRACTS OF JAPAN

(21) Application number.

07014603

(51) Intl.

G06F 1/04 G06F 1/32 G06F 1/26 G06F

1/08 G06F 9/46 G06F 15/78

(22) Application date: 31.01.95

(30) Priority:

(84) Designated

(43) Date of application publication:

20.08.96

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor: MIURA HIROMICHI **MASUI NORIO** 

(74)

Representative:

contracting states:


#### (54) MICROCOMPUTER

#### (57) Abstract:

PURPOSE: To provide a microcomputer with less power consumption for performing an interruption processing at a high speed or at a low speed corresponding to an interruption factor.

CONSTITUTION: Registers 22, 23 and 24 corresponding to the interruption factors store '1' (or '0') when the factor requires a high-speed (or low-speed) processing. When a CPU 1 executes the interruption processing which requires the high-speed (or low-speed) processing, a selection part 21 selects the register corresponding to the factor based on the instruction of the CPU 1 and takes out '1' (or '0',) decoding is performed by a decoding part 25, '1' (or '0') is generated as a signal SG1, '0' (or '1') is generated as the signal SG2 and they are supplied to both selection circuits 3 and 4. A clock selection circuit 3 selects the clock CK0 (or CK2) of a high (or low) frequency based on both signals SG1 and SG2 and supplies it to the CPU 1 and a power supply voltage selection circuit 4 selects the power supply voltage V0 (or V2) of a high (or low) voltage and supplies it to the CPU 1.

COPYRIGHT: (C)1996,JPO



#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

## 特開平8-211960

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G06F 1/04

301 C

1/32

1/26

G06F 1/00

332 Z

334 Z

審査請求 未請求 請求項の数2 OL (全 5 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平7-14603

平成7年(1995) 1月31日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 三浦 裕道

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 桝井 規雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所內


(74)代理人 弁理士 河野 登夫

#### (54) 【発明の名称】 マイクロコンピュータ

#### (57)【要約】

【目的】 割込み要因に応じて高速又は低速で割込み処理を行なう電力消費の少ないマイクロコンピュータの提供。

【構成】 割込み要因に対応したレジスタ22,23,24は該要因が高速(又は低速)処理を必要とする場合、"1"(又は"0")を格納する。CPU 1が高速(又は低速)処理を必要とする割込み処理を実行する場合、選択部21はCPU 1の指示に基づき前記要因に対応したレジスタを選択して"1"(又は"0")を取り出し、デコード部25にデコードせしめ、信号SG1として"1"(又は"0")、信号SG2として"0"(又は"1")を生成して両選択回路3,4~与える。クロック選択回路3は、両信号SG1,SG2に基づき高い(又は低い)周波数のクロックCKo(又はCK2)を選択してCPU 1~与え、電源電圧選択回路4は高い(又は低い)電圧の電源電圧Vo(又はV2)を選択してCPU 1~与えるべく構成する。



1

#### 【特許請求の範囲】

【請求項1】 周波数の異なるクロックを択一的に選択するクロック選択手段及び異なる電源電圧を択一的に選択する電源電圧選択手段を備えたマイクロコンピュータにおいて

割込み要因に対応した内容を格納するレジスタを備え、 前記内容に応じて前記クロック選択手段及び前記電源電 圧選択手段で行なう選択を制御すべくなしてあることを 特徴とするマイクロコンピュータ。

【請求項2】 周波数の異なるクロックを択一的に選択 10 するクロック選択手段及び異なる電源電圧を択一的に選択する電源電圧選択手段を備えたマイクロコンピュータ において.

割込み要因に対応した選択コードを含む割込みベクトルを格納するメモリを備え、前記選択コードに応じて前記 クロック選択手段及び前記電源電圧選択手段で行なう選 択を制御すべくなしてあることを特徴とするマイクロコンピュータ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、消費電力を低減したマイクロコンピュータに関する。

#### [0002]

【従来の技術】マイクロコンピュータの消費電力を低減させるものとして、特開平4-112312号公報において、出力電圧が可変の可変電圧電源の出力電圧値を、動作クロックの周波数に応じて制御する手段を有する電気回路が提案され、また特開平5-108193号公報において、外部から供給される第1のクロックを分周して第2のクロックを生成する分周回路と、第1及び第2のクロックのいず 30れかを選択する選択回路と、外部から供給される第1の電源電圧を降圧して第2の電源電圧を生成する電圧調整回路と、第1及び第2の電源電圧のいずれかを選択する選択回路とを備えたマイクロコンピュータが提案されている。

【0003】図3は、従来のマイクロコンピュータのブロック図である。図において $CK_1$ (又は $CK_2$ )は高い(又は $CK_2$ )は高い(又は $CK_2$ )は高い(又は $CK_2$ )は高い(又は $CK_2$ )は高いら供給され、 $CK_1$ 0で表う。また、 $CK_1$ 1では $CK_2$ 1では $CK_2$ 1では $CK_2$ 2では低い)電圧の電源電圧を  $CK_1$ 1で表うれる。 $CK_1$ 2では $CK_1$ 2で表うれる。 $CK_1$ 2で表うれる。 $CK_1$ 2で要求する要求信号を制御回路 $CK_1$ 2で要求する要求信号を制御回路 $CK_1$ 2である。制御回路 $CK_1$ 2に基づき信号 $CK_1$ 2である。制御回路 $CK_1$ 2に基づき信号 $CK_1$ 2によびき信号 $CK_1$ 3に表示する要求信号を制御回路 $CK_1$ 3に表示する要求信号を制御回路 $CK_1$ 3に表示する場合、 $CK_1$ 3によびまに基づき信号 $CK_1$ 3によびまた。

"1"とし、信号SG2 を"0"として生成し、生成した 両信号SG1,SG2 をクロック選択回路3及び電源電圧選択 回路4〜与える。クロック選択回路3はSG1 として

"1"を、SG2 として"0"を与えられた場合、クロックCK<sub>1</sub>を選択してCPU 1へ与える。電源電圧選択回路 4はSG1 として"1"を、SG2 として"0"を与えられた 50

場合、電源電圧V<sub>1</sub>を選択してCPU 1へ与える。

【0004】CPU 1 は高速動作を必要としない場合、CK 2 及び $V_2$  を要求する要求信号を制御回路 2 へ与える。制御回路 2 は与えられた要求信号に基づき、信号SG1 を "0" とし、信号SG2 を "1" として生成し、生成した両信号SG1,SG2 をクロック選択回路 3 及び電源電圧選択回路 4 へ与える。クロック選択回路 3 はSG1 として "0" を、SG2 として "1" を与えられた場合、クロックCK2 を選択してCPU 1 へ与える。電源電圧選択回路 4 はSG1 として "0" を、SG2 として "1" を与えられた

2

【0005】従ってCPU 1は高速動作を必要とする場合、高い周波数のクロック $CK_1$  及び高い電圧の電源電圧  $V_1$  を与えられ、高速で動作し、高速動作を必要としない場合、低い周波数のクロック $CK_2$  及び低い電圧の電源電圧 $V_2$  を与えられ、電力消費が少ない。

場合、電源電圧V2 を選択してCPU 1へ与える。

#### [0006]

【発明が解決しようとする課題】このような従来のマイクロコンピュータにあっては、負荷の軽重に応じてCPU 1が高速又は低速で駆動することができるが、割込み要求があった場合、その割込み要因に応じた速度で動作することができない。それ故、低速動作時に高速処理を必要とする割込み要因が発生した場合、割込み処理に要する時間が長くなるという問題点があった。本発明は、このような問題点を解決するためになされたものであって、割込み要因に応じてクロック周波数及び電源電圧を選択することにより、割込み処理の速度が低下することなく消費電力が少ないマイクロコンピュータを提供することを目的とする。

#### [0007]

【課題を解決するための手段】第1発明に係るマイクロコンピュータは、周波数の異なるクロックを択一的に選択するクロック選択手段及び異なる電源電圧を択一的に選択する電源電圧選択手段を備えたマイクロコンピュータにおいて、割込み要因に対応した内容を格納するレジスタを備え、前記内容に応じて前記クロック選択手段及び前記電源電圧選択手段で行なう選択を制御すべくなしてあることを特徴とする。

【0008】第2発明に係るマイクロコンピュータは、 周波数の異なるクロックを択一的に選択するクロック選 択手段及び異なる電源電圧を択一的に選択する電源電圧 選択手段を備えたマイクロコンピュータにおいて、割込 み要因に対応した選択コードを含む割込みベクトルを格 納するメモリを備え、前記選択コードに応じて前記クロック選択手段及び前記電源電圧選択手段で行なう選択を 制御すべくなしてあることを特徴とする。

#### [0009]

【作用】第1発明のマイクロコンピュータは、割込み要因に対応したレジスタの内容に基づきクロック選択手段及び電源電圧選択手段で行なう選択を制御する故、割込

3

み要因が必要とする処理速度を可能とするクロック及び 電源電圧が選択され、無駄な電力を消費しない。

【0010】第2発明のマイクロコンピュータは、割込み要因に対応した割込みベクトルの選択コードに基づきクロック選択手段及び電源電圧選択手段で行なう選択を制御する故、割込み要因が必要とする処理速度を可能とするクロック及び電源電圧が選択され、無駄な電力を消費しない。

#### [0011]

【実施例】以下本発明を、その実施例を示す図面に基づ 10 き具体的に説明する。図1は第1実施例に係るマイクロコンピュータのブロック図である。図においてCKo (又はCK2)は高い(又は低い)周波数のクロックを示し、いずれも外部から供給され、クロック選択回路3~与えられる。Vo (又はV2)は高い(又は低い)電圧の電源電圧を示し、いずれも外部から供給され、電源電圧選択回路4~与えられる。CPU 1は、割込み要因の種類に応じた信号を制御回路2aの選択部21~与える。割込み要因の種類は3種あり、その第1及び第3は高速クロックで処理を行なう必要があり、その第2は高速クロックで処理を行なう必要があり、その第2は高速クロックで処理を行なう必要がないものである。制御回路2aのレジスタ22,23,24は夫々割込み要因の種類の第1,第2,第3に対応しており、その内容は夫々"1","0","1"である。

【0012】選択部21は割込み要因の種類に応じた信号 に基づき3個のレジスタ22,23,24のうちのいずれか1つ を選択し、選択したレジスタの内容をデコード部25へ与 える。デコード部25は"1"を与えられた場合、"1" をデコードして信号SG1 を"1"とし、信号SG2 を "0" として生成し、"0" を与えられた場合"0"を 30 デコードして信号SG1 を "0" とし、信号SG2 を "1" として生成し、生成した両信号SG1,SG2 をクロック選択 回路3及び電源電圧選択回路4へ与える。クロック選択 回路3は信号SG1 として"1"を、信号SG2 として "O"を与えられた場合、クロックCKoを選択してCPU 1 へ与え、信号SG1 として"O"を、信号SG2 として "1"を与えられた場合、クロックCK2 を選択してCPU 1~与える。電源電圧選択回路 4 は信号SG1 として "1" を、信号SG2 として"0"を与えられた場合、電 源電圧Vo を選択してCPU 1~与え、信号SG1 として "O"を、信号SG2として"1"を与えられた場合、電 源電圧 $V_2$  を選択してCPU 1へ与える。

【0013】次に動作について説明する。CPU 1が低速 クロックで動作中に高速クロックで処理を行なう必要の ある割込み要因の種類の第1 (又は第3) に応じた信号 あるので同一部分に同一符号を付して説明を省略する。 を選択部21へ与えた場合、レジスタ22 (又はレジスタ2 4) が選択され、その内容である "1" がデコード部25 でデコードされ、両信号SG1,SG2 が夫々 "1", "0" ある割込み要因の第1 (又は第3) に応じたアクセス信として出力され、クロック選択回路3及び電源電圧選択回路4へ与え、両回路 3、4の選択動作を制御する。他の構成は図1と同様で あるので同一部分に同一符号を付して説明を省略する。 【0018】次に動作について説明する。CPU 1が低速 クロックで動作中に高速クロックで処理を行なう必要の ある割込み要因の第1 (又は第3) に応じたアクセス信 号をメモリ 5 へあたえた場合、割込みベクトルテーブル 51は割込みベクトル52 (又は54) の割込み処理手順をCP

電圧の電源電圧VoをCPU 1〜与える。従ってCPU 1は 高い周波数のクロックCKo及び高い電圧の電源電圧Vo を与えられ高速で割込み処理を行なう。

【0014】CPU 1が低速クロックで動作中に高速クロックで処理を行なう必要のない割込み要因の種類の第2に応じた信号を選択部21~与えた場合、レジスタ23が選択され、その内容である"0"がデコード部25でデコードされ、両信号SG1,SG2が夫々"0","1"として出力され、クロック選択回路3は低い周波数のクロックCK2をCPU 1~与え、電源電圧選択回路4は低い電圧の電源電圧 $V_2$ をCPU 1~与える。従ってCPU 1は低い周波数のクロックCK2及び低い電圧の電源電圧 $V_2$ を与えられ低速で割込み処理を行ない電力消費は少ない。

【0015】なお、本実施例においては周波数が2種類のクロック及び電圧値が2種類の電源電圧を夫々選択しているが、クロック、電源電圧のいずれも2種類に限定するものではなく、また3個のレジスタ22,23,24に設定する値はクロック及び電源電圧の種類と割込み要因の種類に応じて定めるとよい。

【0016】図2は第2実施例に係るマイクロコンピュータのブロック図である。図において5はメモリであって、メモリ5は割込みベクトルテーブル51を含み、割込み要因に対応した割込みベクトル52,53,54が割込みベクトルテーブル51に設定されている。割込み要因は3種類あり、第1,第2,第3の割込み要因が夫々割込みベクトル52,53,54に対応している。そして第1及び第3の割込み要因は高速クロックで処理を行なう必要があり、第2の割込み要因は高速クロックで処理を行なう必要があり、第

【0017】各割込みベクトル52,53,54はクロック及び 電源電圧を選択するための選択コードとして夫々

"1", "0", "1"を保持し、また夫々の割込み要 因に応じて割込み処理手順を保持する。CPU 1が割込み 要因に対応した割込みベクトルをアクセスすべく、アク セス信号をメモリ5へ与えた場合、割込みベクトルテー ブル51は該当する割込み処理手順をCPU 1へ与え、該当 する選択コードを制御回路2bへ与える。制御回路2bは選 択コードとして"1"を与えられた場合、"1"をデコ ードして信号SG1 を"1"とし、信号SG2 を"0"とし て生成し、選択コードとして"0"を与えられた場合、 "O"をデコードして信号SG1 を"O"とし、信号SG2 を"1"として生成し、生成した両信号SG1,SG2 をクロ ック選択回路3及び電源電圧選択回路4へ与え、両回路 3.4の選択動作を制御する。他の構成は図1と同様で あるので同一部分に同一符号を付して説明を省略する。 【0018】次に動作について説明する。CPU 1が低速 クロックで動作中に高速クロックで処理を行なう必要の ある割込み要因の第1(又は第3)に応じたアクセス信 号をメモリ5へあたえた場合、割込みベクトルテーブル U1へ与え、同じく選択コード"1"を制御回路2bへ与 える。制御回路2bは選択コード"1"に基づき両信号SG 1,SG2 を夫々"1", "0" として出力し、クロック選 択回路3は高い周波数のクロックCKo をCPU 1へ与え、 電源電圧選択回路4は高い電圧の電源電圧Vo をCPU 1 へ与える。従ってCPU 1は高い周波数のクロックCKo 及 び高い電圧の電源電圧Vo を与えられ、高速で割込み処 理を行なう。

【0019】CPU 1が低速クロックで動作中に高速クロ ックで処理を行なう必要のない割込み要因の第2に応じ 10 たアクセス信号をメモリ5へ与えた場合、割込みベクト ルテープ51は割込みベクトル53の割込み処理手順をCPU 1〜与え、同じく選択コード"O"を制御回路2b〜与え る。制御回路2bは選択コード"O"に基づき両信号SG1, SG2 を夫々"O", "1" として出力し、クロック選択 回路3は低い周波数のクロックCK2 をCPU 1へ与え、電 源電圧選択回路4は低い電圧の電源電圧V2 をCPU 1へ 与える。従ってCPU 1は低い周波数のクロックCK2 及び 低い電圧の電源電圧V2 を与えられ低速で割込み処理を 行ない、消費電力は少ない。なお、本実施例において は、周波数が2種類のクロック及び電圧値が2種類の電 源電圧を夫々選択しているが、クロック,電源電圧のい ずれも2種類に限定するものではなく、また3個の割込 みベクトル52.53.54が保持する選択コードの値はクロッ ク及び電源電圧の種類と割込み要因とに応じて定めると よい。

#### [0020]

【発明の効果】以上のように第1発明のマイクロコンピ ュータにあっては、割込み要因に応じたレジスタの内容 に応じてクロック及び電源電圧を選択すべく構成したの で、割込み要因が高速処理を必要とする場合、CPU に供 給するクロックの周波数を高くし、また電源電圧を高く して割込み保留時間を短くすることができ、割込み要因 が高速処理を必要としない場合、CPU に供給するクロッ クの周波数を低くし、また電源電圧を低くして消費電力 を低減することができる。

6

【0021】第2発明のマイクロコンピュータにあって は、割込みベクトルに含まれる選択コードに応じてクロ ック及び電源電圧を選択すべく構成したので、割込み要 因が高速処理を必要とする場合、CPU に供給するクロッ クの周波数を高くし、また電源電圧を高くして割込み保 留時間を短くすることができ、割込み要因が高速処理を 必要としない場合、CPU に供給するクロックの周波数を 低くし、また電源電圧を低くして消費電力を低減するこ とができる。

#### 【図面の簡単な説明】

第1実施例に係るマイクロコンピュータのブ 【図1】 ロック図である。

【図2】 第2実施例に係るマイクロコンピュータのブ ロック図である。


従来のマイクロコンピュータのブロック図で 【図3】 ある。

#### 【符号の説明】


20

1 CPU 、2, 2a, 2b 制御回路、3 クロック選択回 路、4 電源電圧選択回路、5 メモリ、21 選択部、 22. 23. 24 レジスタ、25 デコード部、51 割込みべ クトルテーブル、52,53,54 割込みベクトル。

【図1】




[図2]



技術表示箇所

【図3】



フロントページの続き

FΙ (51) Int. Cl. <sup>6</sup> 識別記号 庁内整理番号 G 0 6 F 1/08

310 Z 9/46 510 P 15/78

G06F 1/04 320 Z